微机原理期末考试笔记—–干货、精华

本笔记旨在帮助更多的人能够更加轻松愉快的的度过考试,让大家有更多的时间学习更多更加有用的东西
总结了微机原理第五章存储器、第六章接口、第七章接口芯片、第八章串行通信这几章的考试重点

第五章 存储器

SRAM DRAM
ROM PROM EPROM EEPROM
Flash Memory 快擦型存储器
寄存器 Cache 内存 外存
存储容量=单元数*每单元的位数
MAR MBR
存储器—>CPU 通过寻址方式获取地址送入MAR,通过数据线读出的数据送入MBR
CPU—>存储器 通过寻址方式获取地址送入MAR,将数据送入MBR再传到存储器
单译码结构 双译码结构
D0-D15:16位数据线,低八位和高八位可以分别用AD0和BHE控制
A0-A19:20位地址总线,最大存储容量是1M字节
M/IO:分别表示内存地址和外设地址
RD:表示CPU从内存读数据
WR:表示CPU向内存写数据
BHE:数据总线高8位有效位
27系列EPROM芯片
A0-An-1:地址线
D0-D7:数据线
Vpp:编程电压,CPU对芯片进行读操作
Vcc:电源线
GND:地线
OE:读控制线,有效时可以进行读取操作
CS:片选控制线,有效时表示本芯片工作
芯片后两位代表Kbit
62系列SRAM芯片
D0-D7:数据线
A0-An-1:地址线
OE:读控制线,有效时从内存读数据到CPU
WR:写控制,有效时从CPU写数据到内存
CS:片选控制,有效时表示本芯片工作
写数据时有写8位和16位两种情况,分别用BHE和A0控制,即CS由A0和BHE共同决定
74LS138译码器取代组合逻辑电路
3个选择输入端:A、B、C
8个低电平输出端:Y0~Y7
3个使能输入端:G1=1、G2A=0、G2B=0
一般来说74LS138连接CPU高位,译码器的使能端接CPU的M/IO口
译码器的每一个选择对应一片存储芯片

第六章 接口

输入接口:对数据有控制能力,常利用三态门(缓冲器)实现
输出接口:对数据有锁存能力,常用锁存器实现
I/O信息组成:数据信息、状态信息、控制信息
数据信息:要交换的数据本身,有并行和串行两种传送方式
数字量:直接交换
模拟量:模拟量经过AD/DA转换器在CPU与外设之间交换
开关量:0、1
状态信息:在CPU与外设之前交换数据时的联络信息
控制信息:CPU发给外设的命令信息
传送这三种信息的寄存器成为数据、状态、控制三种端口
端口由一个或多个寄存器组成,接口由一个或多个端口和控制逻辑组成
CPU对外设的输入输出是通过I/O端口的读写操作完成的
端口地址=(接口)芯片地址+片内地址
I/O端口有两种编址方式:存储器映像方式、I/O独立编址方式
存储器映像方式寻址:I/O端口与存储器共享一个寻址空间,统一编址
I/O独立编址方式:主存地址空间和I/O端口地址空间相互独立,分别编址
直接寻址方式:长格式,port有8位,可寻256个端口
DX寻址方式:短格式,DX存储端口号,有16位,65535个端口
全地址译码
接口中若有一个端口,16位地址线应全部参与译码(决定接口的基地址)
接口中若有多个端口,16位地址线的高位参与译码,低位用于寻址接口中要访问的端口
部分地址译码:I/O系统中,因地址资源丰富,多采用部分地址译码
CPU与外设交换信息的方式:程序控制、中断控制、DMA直接存取
程序控制的输入输出:
无条件传送:外设在CPU控制下、存储器始终处于准备状态
查询传送:CPU在对外设进行传送的时候需要进行询问
中断控制输入输出:
外设首先向CPU发送申请,CPU接收到申请后停止当前的工作,开始于外设进行传输数据
直接存储器存取(DMA):
CPU不参加传送操作,从外设到内存之间直接通过DMA控制器实现的
锁存器或缓冲器可以在接口与CPU传输数据时,防止数据发生改变,保证数据到CPU的同步输入
74LS244缓冲器:
三态输出,8bit,20pin
CE1和CE2有效时片选,作为控制端
D0~D7输入端
Q0~Q7输出端
为了保证CPU到外设的正确输出,除了正确的端口地址之外,还需要将数据锁存器或驱动提供给外设
锁存器接口通常由D触发器构成,具有对数据的锁存能力,不具有对数据的控制能力
74LS273锁存器:
8bit,20pin
清零端CLR
锁存控制端CP
D0~D7输入端
Q0~Q7输出端
凡输入数据到CPU的设备须经三态缓冲器挂在CPU的数据总线上。
异步:当CPU输出数据到外设时,需将输出的数据锁存,以便较慢的外设有足够的时间进行处理,而CPU则脱身去做其它的工作。
同步是同时传输,异步是不同时传输
IN/OUT指令是从端口读取/传输数据
当CPU与外设之间传输数据为字时:偶地址字节由低八位数据线D7~D0位传送
奇地址字节由高八位数据线D15~D8位传送
当CPU与外设之间传输数据为字节时:只能是偶地址或奇地址,永远不会连续

第七章(8255A)

定时器/计数器接口8253,三个通道16位定时/计数器
高位地址线实现系统中芯片寻址,地位地址线实现片内端口寻址
CPU与端口之间传送的信息时数据、状态、控制
可编程芯片:通过程序改变功能的电路芯片
芯片初始化:程序改变芯片工作方式的过程
通过程序指令修改接口芯片和I/O引脚的工作方式:可编程并行接口芯片8255A
并行通信:n位数据用n条线同时传输的机制
74LS244缓冲器和74LS273锁存器都是简单的并行接口
接口8255A有三个八位输入输出端口A、B、C(PA7PA0、PB7PB0、PC7~PC0)
A口地址A1A0=00、B口地址A1A0=01、C口地址A1A0=10、控制字操作A1A0=11
A、B、C均可做输入输出,C可分高低两个四位
A组控制:A端口和C端口高4位
B组控制:B端口和C端口低4位
RESET:高电平时所有内部寄存器清零、ABC三个端口都设为输入方式
CS片选、RD读、WR写
VCC一般为5V和GND
8255A的8位数据线D7~D0跟8086的高/低8位相连,奇/偶地址传址
8255A的A0、A1跟8086的A1、A2相连
方式0:无条件传送,ABC均可使用此方式
方式1:查询/中断方式,C口提供三根固定联络信号,AB口均可工作在此方式
方式2:双向传输,同一端口内分时出入,C口提供五根固定联络信号,只允许A口工作在此方式
8255A初始化:A0A1=11
1、方向选择控制字
D7~D0 : 方式选择标志位为一 * A口方式选择(两位) * A口I/O方向 * C口高四位I/O * B口工作方式 * B口I/O方向 * C口低四位I/O
2、端口C复位/置位控制字
D7~D0 : 方式选择标志位为零 * (三位任意值 )* 端口C位选择 (三位) * 0复位/1置位
3、读入C口状态字
INTE中断允许信号:INTEA 和 INTEB由复位控制字中的PC4和PC2控制,高电平有效
INTR中断请求信号:当STB、IBF、INTE三者都为高时,INTR才能被置为高电平
8255A方式一的工作时序(数据通过A–>CPU)(中断):
外设数据送至PA0-PA7后
STB有效,外设数据到A口缓冲器
IBF有效,告知外设不要传送新的数据
INTR有效,申请中断,告知CPU有新的数据送送达
CPU从A口取数据,清除IBF和INTR,使之无效
8086A方式一的工作时序(数据从A–>CPU)(查询):
外设送数据至PA0-PA7后
STB有效,外设数据到A口缓冲器
IBF有效,告知外设不要传送新的数据
CPU从A读取数据后使得STB和IBF无效
握手:至少有两根信号线,向接口提供外设信息STB,向外设提供接口电路信息IBF
输出方式:OBF输出缓冲区满,ACK外设应答信号,INTR中断请求信号,INTE中断允许
8255A方式一输出时序(中断):
CPU通过OUT指令写数据到A口,数据写到A口输出缓冲器
数据进入PA0~PA7时,OBF有效,通知外设可以取数据
外设取走新数据,向8255A发出ACK信号,告知正在取数据
A口的OBF无效,证明A口数据已经被取走为空
INTR有效,发送中断请求到CPU,请求新数据
8255A方式一输出时序(查询):
CPU发送数据到A口
数据PA0~PA7时,OBF有效
外设取走数据并发送ACK信号,告知8255A正在取数据
A口的OBF无效,证明A口的数据已经被取走
CPU读取OBF的值,并准备下次传输
OBFA和ACKA是一堆握手信号
方式二双向传输(A口工作方式)
外设总线为双向,C口的工作状态:
D7口ACKA(输出)、D6口OBFA、D5口STBA(输入)、D4口IBFA、D3口INTRA(中断标志)
D2口INTEB、D1口IBFB/OBFB、D0口INTRB

第七章(8253)

可编程定时/计数器接口芯片:信号形式简单但需要连续检测
三个独立的16位计数器、数据总线缓冲器、读/写控制电路、通道控制寄存器
每个计数器都有三根线与外界联系:CLK计数器脉冲输入、GATE门控信号、OUT计数器输出
定时器:计数值 = 定时时间/时钟脉冲周期
与CPU相关的引脚:
D7~D0:数据总线
A1、A0:寻址三个通道的计数器和控制寄存器
RD、WR、CS:读/写/片选
VCC和GND
A1、A0分别接8086的A2、A1,D7~D0接CPU的低八位,端口使用偶地址
8253控制字
D7、D6选择计数器(11无意义)
D5、D4读/写格式(00:锁存计数器的数据,01:只读/写低八位字节,10:只读/写高八位字节,11:先读高八位,再读低八位)
D3、D2、D1工作方式:000、001、x10、x11、100、101
D0数据格式控制:0二进制编码格式、1BCD码格式
8253初始化的两个步骤:写入控制字和写入计数初值
写入控制字后输出端OUT进入初始状态,写入计数初值后在CLK输入一个正脉冲后才真正装入指定通道,之后才能正常计数
防止读值和计数干扰,通常锁存计数器的值
8253中通道0在编程后一直是工作的,当低八位向高八位借位的时候读取通道0的值就有可能是错误的
解决:
在读数字的时候关闭GATE门控信号再读取计数值,但这样会遗漏GATE关闭时候的信号
在读取计数值之前先将计数值锁存起来,之后再进行读取
Mode0 软件触发,归0输出高电平,不自动重复
Mode4 软件触发,输出负脉冲选通信号,不自动重复
Mode1 硬件(GATE)触发单稳,不自动重复启动
Mode5 硬件触发,输出负脉冲选通信号,不自动重复
Mode2、3 软/硬件触发,自动重装(分频/方波)
方式0:计数结束中断方式
门控信号GATE必须为1,计数器才能计数
计数时通道输出端OUT一直为0
通道计数器计数到0后,OUT由0到1,同时计数器停止工作
当OUT由低电平到高电平的跳边沿产生可以作为中断请求信号INTR
在计数过程中可通过GATE信号控制计数的开始和暂停
在控制字写入后OUT立即输入低电平,写入初值后保持低电平,计数器为零时OUT输出高电平
计数值为N+1,比设定的值多一
计数过程中重新送入初值,则立即按照新值重新计数
计数归0后仍继续计数,但OUT不再变化
方式1:可编程的单稳负脉冲
输入端输入一个不低于规定最小宽度的脉冲后,单稳电路输出一个用户实现规定宽度的脉冲
门控信号GATE是触发信号,上升沿有效,即开始计数是有GATE的上升沿触发的
触发后计数器开始计数,输出端OUT由高变低
计数器计数到0,OUT由低变高
计数过程中如果又被触发,则重新开始工作
给GATE门输入一个触发信号,OUT就会输出一个固定脉冲宽度的负脉冲,又称单拍脉冲
在计数器未计时完成又重新触发会导致单拍脉冲宽度增加
写完初值后,计数器要等GATE端的上升沿触发后,下一个CLK脉冲的下降沿才开始计数,OUT变低
当GATE再次触发时,下一个CLK的下降沿到来,计数器重新计数
方式2:速率发生器
控制字写入口,输出端OUT变高,当初始计数值写入后,计数器就可以对外电路作出响应
GATE门为高,计数器才能工作,对CLK端上的脉冲进行计数
当计数器减到1时,OUT由高变低,在经过一个CLK周期,即计数器为0时,OUT由低变高
所以方式2输出的周期性脉冲信号固定为一个CLK周期
当计数器减为零的时候自动重装实现循环计数
如果在计数过程中GATE信号变为低电平,则停止计数,GATE信号变为高的时候重新计数
方式3:方波发生器
控制字输入后,OUT变高,当计数初值写入通道且GATE为高电平时,计数器开始计时,OUT保持高电平
当计数器减到n/2(n+1/2)的时候OUT变低,直到计数器变零的时候OUT再次变高
当计数过程中写入新的计数初值,不会影响现在的计数,当本次计数完毕后才会重新开始新的计数
GATE信号变低则会停止计数,计数暂停,当GATE信号变高的时候会重新开始计数
方式4:软件触发方式
写入控制字后,输出端OUT变为高电平,计数初值写入通道后(即一个CLK)开始计数,当计数到0的时候,OUT输出负脉冲
GATE为高电平,计数器开始计数,OUT维持高电平
当计数器减到0输出端OUT变低,再经过一个CLK输入时钟周期,OUT输出又变高
若在计数过程中GATE信号变低,则变高后从初始值减一开始计数
计数器不能自动回复到初值,再次写入初值才会重新开始计数
计数期间送入新值则会在本次结束后重新计时
方式5:硬件触发方式
在写入控制字后,输出端OUT变为高电平,计数初值写入通道后,当GATE门信号的上升沿触发后才开始计数
当数值为0的时候OUT变低,再经过一个CLK,OUT又会变高,自动装载计数值,但不会开始计数
当再次GATE上升沿触发后才开始计数
在计数过程中改变计数初值,则会在本次计数结束后,GATE上升沿触发开始重新计数
方式总结
方式0:
计数结束中断方式
GATE为1工作,
OUT在计数结束时由低变高,
GATE=0暂停计数,GATE=1继续计数,
计数期间改变初值会重新计数,
计数N+1结束
计数结束后OUT不再发生变化
方式1:
可编程的单稳负脉冲
GATE上升沿触发工作
开始计数时OUT由高变低,计数结束时由低变高
计数过程中GATE上升沿再次触发则重新工作
计数期间初值改变,GATE再次触发可重新计数
计数N+1结束
计数结束后需要GATE上升沿再次触发才能再次计数
方式2:
速率发生器
GATE为1时工作
OUT在计数为1的时候由高变低,计数结束时由低变高
GATE=0暂停计数,GATE=1重新计数
计数期间初值改变,则会在结束后刷新计数初值
计数N+1结束
能自动重装开始计数
方式3:
方波发生器
GATE为1时工作
OUT在计数为n/2或n+1/2时由高变低,计数结束时由低变高
GATE=0暂停计数,GATE=1重新计数
计数期间初值改变,则会在结束后刷新计数初值
计数N+1结束
能自动重装开始计数
方式4:
软件触发的选通信号发生器
GATE为1时工作
OUT在计数结束后由高变低,之后经过一个CLK之后再由低变高
GATE=0暂停计数,GATE=1重新计数
计数期间初值改变,则会在结束后刷新计数初值
计数N+1结束
计数结束后不能恢复计数初值
方式5:
硬件触发的选通信号发生器
GATE上升沿触发工作
OUT在计数结束后又高变低,之后经过一个CLK再由低变高
GATE=0暂停计数,GATE上升沿重新计数
计数期间初值改变,需要GATE上升沿才能触发重新计数
计数N+1结束
计数器结束后需要等待下一次GAET触发才能重新计数

如果控制字确定读写16位,则要对通道读两次,想读低八位,再读高八位

第八章 串行输入/输出接口

RS-232C接口就是标准的串行通信接口
并行通信的特点:速度快、引线多、距离短
串行通信的特点:速度慢、引线少、距离长
串行通信的核心部件是移位寄存器,发端要有一个串出移位寄存器,收端要有一个串入并处寄存器
不存在同步信号线,如何做到数据传输同步呢
设置波特率,单位时间传送的位数
设置数据的传送格式,设定一些辅助位
设置波特率因子,发送和接收两端都需要时钟来定位每一位的时间长度,两端的时钟分别叫发送时钟和接收时钟
串行通信(异步):在起始和截止加两个标识符
串行通信(同步):为了提高传输速度,把标志位去掉,在发送和接收端用时钟实现同步
半双工和全双工即每次能同时有一、两个站发送
异步接收/发送器(UART):不仅包括并行串行数据之间的转换,还能检测通信在传输过程中可能发生错误的逻辑部件
传输过程中发生的错误:奇偶错误(检查一个个数)、帧错误(接收到的字符不符合规定)、丢失错误
模拟信号比数字信号更高效,因此可以将数字信号转换成模拟信号,而解调器可以将模拟信号再转换成数字信号
8251A(可编程串行通信接口芯片)
可用于同步和异步传送
波特率DC19.2K(异步)、DC64K(同步)
完全双工,双缓冲发送和接收
与8086/8085CPU完全兼容
DTR:由8251A送往外设,表示CPU当前已经准备就绪
DSR:由外设送往8251A,表示外设已经准备好数据
RTS:请求发送信号,CPU已经准备好发送
CTS:清除请求发送信号,由外设送往8251A
第八章不做重点,了解即可。


原创:https://www.panoramacn.com
源码网提供WordPress源码,帝国CMS源码discuz源码,微信小程序,小说源码,杰奇源码,thinkphp源码,ecshop模板源码,微擎模板源码,dede源码,织梦源码等。

专业搭建小说网站,小说程序,杰奇系列,微信小说系列,app系列小说

微机原理期末考试笔记-----干货、精华

免责声明,若由于商用引起版权纠纷,一切责任均由使用者承担。

您必须遵守我们的协议,如果您下载了该资源行为将被视为对《免责声明》全部内容的认可-> 联系客服 投诉资源
www.panoramacn.com资源全部来自互联网收集,仅供用于学习和交流,请勿用于商业用途。如有侵权、不妥之处,请联系站长并出示版权证明以便删除。 敬请谅解! 侵权删帖/违法举报/投稿等事物联系邮箱:2640602276@qq.com
未经允许不得转载:书荒源码源码网每日更新网站源码模板! » 微机原理期末考试笔记—–干货、精华
关注我们小说电影免费看
关注我们,获取更多的全网素材资源,有趣有料!
120000+人已关注
分享到:
赞(0) 打赏

评论抢沙发

  • 昵称 (必填)
  • 邮箱 (必填)
  • 网址

您的打赏就是我分享的动力!

支付宝扫一扫打赏

微信扫一扫打赏